陈敏峰先生有着20年以上的测试机台设计及测试的经验，这次研讨会的主要目的是要协助国内的DESIGN HOUSE 工程师，导入ATE（Automatic Test Equipment），在最初期的IC设计时间不光只是注重于提升产品效能,更能同步考虑到未来封测时的良率及成本，挑选更适合的机台及测试界面，一开始的测试设计方法错误或者测试平台选择错误, 相关案例如下:
1.测试资源浪费：没有对ATE测试板卡资源进行充分评估和优化分配，可能导致资源的浪费。尤其是对高阶测试机(ex: Advantest 93K)来说,每根channel pin板卡极为昂贵,举例来说: 如果将256pins产品设计成384pin的测试平台, 这样一方面浪费板卡资源,而另一方面有配置的384pins机台选择性就可能变少了。
2.测试成本增加：同上如果测试程序没有充分利用板卡的资源，可能会导致需要更多的测试板卡来完成测试任务，从而增加了测试的成本。一般测试的费用(Cost Of Test)计算,都是按照机台的configuration配置与其购入成本来估算hourly rate的，能在设计开发初期就考虑到后期的营运成本,能大大提升企业的竞争力。
3.测试效率低下：如果测试程序没有充分利用板卡的高速数据传输能力，可能会导致测试时间的增加，从而影响了测试效率。
4. 测试可靠度与覆盖率不足：有时因测试不稳定,可能选择重测多次(Retest Loop)来达成测试稳定性, 或者利用降低测试频率这样的做法,都有可能导致测试覆盖不足,造成测试结果不可靠。
综上所述，ATE测试开发前的可行性谨慎评估与测试程序实行优化, 对确保测试过程的高效、准确和可靠性是至关重要。通过合理利用板卡资源，除了可以提高测试效率,还可降低测试成本。在课程中陈敏峰先生列举了许多实务案例,许多企业过去在芯片生产最后的FT良率无法提升或是因设计错误造成的半成品CP及成品FT无法测试的巨大问题，以及测试平台界面的选择错误造成后期的封测成本大幅提高，会给企业升级带来了巨大挑战与冲击，因此再次彰显了在产品设计开发初期具备良好的KNOW HOW的重要性。
